1. <span id="6aq1x"><output id="6aq1x"><nav id="6aq1x"></nav></output></span>
  2. <span id="6aq1x"><output id="6aq1x"><nav id="6aq1x"></nav></output></span>
    <optgroup id="6aq1x"><li id="6aq1x"></li></optgroup>

  3. <track id="6aq1x"><i id="6aq1x"></i></track>
    1. <span id="6aq1x"><sup id="6aq1x"></sup></span><legend id="6aq1x"></legend>
      <span id="6aq1x"></span>
      <track id="6aq1x"></track>
      datasheet

      3D封裝市場,臺積電和英特爾各領風騷

      2019-07-05來源: ctimes關鍵字:3D封裝  臺積電

      自2018年4月始,臺積電已在眾多技術論壇或研討會中揭露創新的SoIC技術,這個被譽為再度狠甩三星在后的秘密武器,究竟是如何厲害?



      臺積電首度對外界公布創新的系統整合單芯片(SoIC)多芯片3D堆疊技術,是在2018年4月的美國加州圣塔克拉拉(Santa Clara)第二十四屆年度技術研討會上。


      推進摩爾定律臺積電力推SoIC 3D封裝技術


      隨著先進納米制程已逼近物理極限,摩爾定律發展已難以為繼,無法再靠縮小線寬同時滿足性能、功耗、面積及訊號傳輸速度等要求;再加上封裝技術難以跟上先進制程的發展進程,因此三星、臺積電、英特爾等晶圓代工巨擘紛紛跨足封裝領域,要借重先進的封裝技術實現更高性能、更低耗電量、更為小體積、訊號傳輸速度更快的產品。


      甚至,在逐步進入后摩爾定律時代后,晶圓代工大廠的發展重心,也逐漸從過去追求更先進納米制程,轉向封裝技術的創新。而,SoIC就在這樣的前提之下誕生了。


      若以臺積電于2009年正式進軍封裝領域估算,SoIC是臺積電耗費十年才磨出的寶劍,被譽為可再次把三星狠狠甩在后頭、實現3D IC的高階封裝技術。


      晶圓對晶圓的3D IC技術


      根據臺積電在第二十四屆年度技術研討會中的說明,SoIC是一種創新的多芯片堆疊技術,是一種晶圓對晶圓(Wafer-on-wafer)的鍵合(Bonding)技術,這是一種3D IC制程技術,可以讓臺積電具備直接為客戶生產3D IC的能力。


      圖二: 臺積SoIC設計架構示意。(source: vlsisymposium.org, 制圖:CTIMES)


      讓外界大感驚艷的是,SoIC技術是采用硅穿孔(TSV)技術,可以達到無凸起的鍵合結構,可以把很多不同性質的臨近芯片整合在一起,而且當中最關鍵、最神秘之處,就在于接合的材料,號稱是價值高達十億美元的機密材料,因此能直接透過微小的孔隙溝通多層的芯片,達成在相同的體積增加多倍以上的性能,簡言之,可以持續維持摩爾定律的優勢。


      圖三: SoIC的微芯片平面圖。(source: vlsisymposium.org)


      據了解,SoIC是基于臺積電的CoWoS(Chip on wafer on Substrate)與多晶圓堆疊(WoW)封裝技術開發的新一代創新封裝技術,未來將應用于十納米及以下的先進制程進行晶圓級的鍵合技術,被視為進一步強化臺積電先進納米制程競爭力的利器。2018年10月,臺積電在第三季法說會上,已針對萬眾矚目的SoIC技術給出明確量產時間,預期2020年開始挹注臺積電的營收貢獻,至2021年將會大量生產,挹注臺積電更加顯著的營收貢獻。


      六月,臺積電赴日本參加VLSI技術及電路研討會發表技術論文時,也針對SoIC技術揭露論文,論文中表示SoIC解決方案將不同尺寸、制程技術及材料的裸晶堆疊在一起。相較于傳統使用微凸塊的三維積體電路解決方案,臺積電的SoIC的凸塊密度與速度高出數倍,同時大幅減少功耗。此外,SoIC能夠利用臺積電的InFO或CoWoS的后端先進封裝至技術來整合其他芯片,打造強大的3D×3D系統級解決方案。


      外界咸認,從臺積電最初提出的2.5版CoWoS技術,至獨吃蘋果的武器InFO(整合型扇型封裝)技術,下一個稱霸晶圓代工產業的,就是SoIC技術。


      攤開臺積電公布的2019年第一季財報,10納米及以下納米制程的營收貢獻,已大大超越16納米制程的營收貢獻,凸顯出未來十納米及以下先進制程已勢不可當。


      也因此,2019年,電子設計自動化(EDA)大廠,如益華電腦(Cadence)、明導國際(Mentor)、ANSYS皆已相繼推出支援臺積電SoIC的解決方案,并已通過臺積電認證,準備迎接SoIC輝煌時代的來臨。


      英特爾「Foveros」3D封裝技術打造首款異質處理器


      英特爾(Intel)在今年的COMPUTEX終于正式宣布,其10納米的處理器「Ice Lake」開始量產,但是另一個10納米產品「Lakefiled」卻缺席了。


      雖然同樣使用10納米制程,但「Lakefiled」是一個更高階的產品,同時也將是是英特爾首款使用3D封裝技術的異質整合處理器。


      圖四: 英特爾Foveros的堆疊解析圖(source: intel)


      根據英特爾發布的資料,「Lakefield」處理器,不僅在單一芯片中使用了一個10nm FinFET制程的「Sunny Cove」架構主核心,另外還配置了4個也以10nm FinFET制程生產的「Tremont」架構的小核心。此外,還內建LP-DDR4記憶體控制器、L2和L3快取記憶體,以及一個11代的GPU。


      而能夠將這么多的處理核心和運算單元打包成一個單芯片,且整體體積僅有12 x 12mm,所仰賴的就是「Foveros」3D封裝技術。


      圖五: 英特爾Foveros的區塊與架構原理(source: intel)


      在年初的架構日上,英特爾也特別針對「Foveros」技術做說明。英特爾指出,不同于過去的3D芯片堆疊技術,Foveros能做到邏輯芯片對邏輯芯片的直接貼合。


      英特爾表示,Foveros的問世,可以為裝置與系統帶來更高性能、高密度、低功耗的處理芯片技術。Foveros可以超越目前被動中介層(interposers)的芯片堆疊技術,同時首次把記憶體堆疊到如CPU、繪圖芯片和AI處理器等,這類高性能邏輯芯片之上。


      此外,英特爾也強調,新技術將提供卓越的設計彈性,尤其當開發者想在新的裝置外型中,置入不同類型記憶體和I/O元素的混合IP區塊。它能將產品分拆成更小的「微芯片(chiplets)」結構,讓I/O、SRAM和電源傳遞電路可以在配建在底層的裸晶上,接著高性能的邏輯微芯片則可進一步堆疊在其上。


      英特爾甚至強調,Foveros技術的問世是該公司在3D封裝上的一大進展,是繼EMIB(Embedded Multi-die Interconnect Bridge)2D封裝技術之后的一大突破。


      TSV與μbumps技術是量產關鍵


      而從英特爾所揭露的技術資料可看出,Foveros本身就是一種3D IC技術,透過硅穿孔(Through-Silicon Via, TSV)技術與微凸塊(micro-bumps)搭配,把不同的邏輯芯片堆疊起來。


      其架構概念就是在一塊基礎的運算微芯片(compute chiplet)上,以TSV加上微凸塊的方式,堆疊其他的運算晶粒(die)和微芯片(chiplets),例如GPU和記憶體,甚至是RF元件等,最后再把整個結構打包封裝。


      而英特爾目前所使用的制程已達到10納米,預計也可以順利推進至7納米,也此透過此3D封裝技術,將可在單一芯片中達成絕佳的運算效能,并持續推進摩爾定律。


      英特爾更特別把此技術稱為「臉貼臉(Face-to-Face)」的封裝,強調它芯片對芯片封裝的特點。而要達成此技術,TSV與微凸塊(μbumps)的先進制程技術就是關鍵,尤其是凸塊接點的間距(pitch)僅有約36微米(micron),如何透過優異的打線流程來達成,就非常考驗英特爾的生產技術了。


      圖六: Foveros的TSV與微凸塊疊合示意(source: intel)


      但是英特爾也指出,Foveros技術仍存在三個挑戰,分別為散熱、供電、以及良率。由于多芯片的堆疊,勢必會大幅加大熱源密度;而上下層邏輯芯片的供電性能也會受到挑戰;而如何克服上述的問題,并在合理的成本內進行量產供貨,則是最后的一道關卡。


      依照英特爾先前發布的時程,「Lakefield」處理器應該會在今年稍晚推出,但由于英特爾沒有在COMPUTEX更新此一產品的進度,是否能順利推出仍有待觀察。


      關鍵字:3D封裝  臺積電

      編輯:muyan 引用地址:http://www.xd699.com/manufacture/ic466779.html
      本網站轉載的所有的文章、圖片、音頻視頻文件等資料的版權歸版權所有人所有,本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如果本網所選內容的文章作者及編輯認為其作品不宜公開自由傳播,或不應無償使用,請及時通過電子郵件或電話通知我們,以迅速采取適當措施,避免給雙方造成不必要的經濟損失。

      上一篇:SOT23:表面貼裝技術的50年創新
      下一篇:臺積電主攻SoIC技術 芯片未來靠它了

      關注eeworld公眾號 快捷獲取更多信息
      關注eeworld公眾號
      快捷獲取更多信息
      關注eeworld服務號 享受更多官方福利
      關注eeworld服務號
      享受更多官方福利

      推薦閱讀

      3D封裝技術英特爾有何獨到之處

      就接近產品化的3D封裝技術Foveros,將用多么“了不起(Foveros希臘語含義)”的成就改變半導體產業呢? 制程制程,制程是什么?無論是英特爾推演在的14nm、剛剛宣布2019年進入的,還是TSMC于去年下半年開始量產7nm,簡單的描述是線寬,是晶片組成的半導體里弄中的道路寬度。路窄不是問題,關鍵是一方面要能保證車輛正常通行,另一方面還要防止路兩側房間不會隔路“相望”。英特爾不斷的14nm制程優化過程,就是路不變窄的情況下,盡可能蓋上更多的房間、住下更多的晶體管。同理,7nm的馬路雖窄,但若不能很好地隔離不同“房間”間的干擾,房間的實際面積或距離,并不能隨同制程改進而縮小,也就是晶體管密度沒有增加,一切都等于白搭
      發表于 2019-01-24
      3D封裝技術英特爾有何獨到之處

      紫光閃存實現3D NAND先進封裝測試技術突破

      昨日,紫光集團旗下紫光宏茂微電子(上海)有限公司發布信息,宣布公司成功實現大容量企業級3D NAND芯片封測的規模量產。他們表示,這次公告標志著內資封測產業在3D NAND先進封裝測試技術實現從無到有的重大突破,也為紫光集團完整存儲器產業鏈布局落下關鍵一步棋。 眾所周知,存儲產業一直是本土集成電路產業的“芯病”所在,因為漲價和缺貨,這個控制在美日韓手里的產品在過去兩年讓國內下游的終端廠商“痛不欲生”。為了實現中國存儲自主可控的目的,紫光集團在過去幾年內一直投資建設國內存儲基地,打造從“芯”到“云”的產業鏈,這次在封測的突破也讓國產存儲更進一步。打造完整產業鏈,芯片先行 要做存儲,首先想要做存儲芯片。為了實現
      發表于 2019-01-08
      紫光閃存實現3D NAND先進封裝測試技術突破

      12英寸3D TSV 晶圓級封裝量產線實現大規模量產

      集微網消息(文/Lee)12月14日,隨著互聯網、移動通訊、物聯網及智能應用趨勢的興起,集成電路產業基于晶體管集成實現單芯片提升的摩爾定律變得越來越昂貴,以3D TSV、CSP等高密度多芯片系統封裝技術越來越重要,即產業發展進入所謂的“后摩爾時代”。近日,晶方科技收到國家科技重大專項—02 專項國撥經費人民幣 177,642,000.00 元,該項資金為公司獨立承擔的“12 英寸硅通孔工藝國產集成電路制造關鍵設備與材料量產應用工程”項目(課題編號:2013ZX02107)的驗收后補助資金。該項目實施期間為 2013 年至 2015 年,預算投資總額為人民幣 6.7 億元,其中中央財政資金預算為人民幣 2.6 億元,中央財政資助方式
      發表于 2018-12-14

      創意7納米今年量產,正與臺積電合作5/3納米及3D封裝

      IC設計服務廠創意電子去年營收與獲利同創歷史新高紀錄,總經理陳超干對今年營運展望持續樂觀,預期今年業績還是會有不錯成長。創意上午召開股東常會,陳超干表示,創意深耕先進制程有不錯成果,去年營收與獲利同創歷史新高,其中,去年16納米制程營收比重達28%。展望今年,盡管智能手機市場成長趨緩,且美國與中國大陸有貿易爭執,影響全球經濟稍微遲緩,陳超干說,創意著墨人工智能、云端科技、5G與數據中心等幾個成長較快場域,今年營運仍可望持續成長。陳超干表示,創意仍將持續著墨先進制程技術,除今年將看到7納米制程量產成績,加強版7納米制程今年也將完成設計定案,并將與臺積電合作5納米、3納米及3D封裝。量子運算部分,陳超干說,量子運算未來將非常夯,將是下
      發表于 2018-05-18

      通過3D封裝和組件放置方式解決POL穩壓器散熱問題

      方法適用于尺寸和電流都較小的電感器,這種電感器很容易放入塑料模制封裝中。功率較大的 POL 穩壓器需要使用尺寸和電流都較大的電感器,將這樣的磁性組件放入封裝中,會使電路的其他組件被擠到旁邊,因此增大了封裝在 PCB 上占用的面積。較大的占板面積意味著較重的封裝。為了保持較小的占板面積,并進一步改進散熱,封裝工程師已經開發出另一種方法:垂直、疊置或 3D 封裝 (圖 1)。圖 1:用于大功率 POL 穩壓器模塊的 3D 或垂直封裝技術升高了電感器放置位置,將其作為散熱器裸露于氣流中。DC/DC 電路的其余部分安裝在電感器下面的襯底中,以使封裝占用較小的 PCB 面積,并提高其熱性能。Model Construction without
      發表于 2017-08-16
      通過3D封裝和組件放置方式解決POL穩壓器散熱問題

      臺積電7納米產能被搶光

      雖然中美摩擦尚未完全解決,日韓紛爭為記憶體市場帶來新變數,但晶圓代工龍頭臺積電才剛與客戶敲定的下半年訂單傳出好消息,包括蘋果A13應用處理器開始投片,超微擴大Zen 2架構處理器及Navi繪圖芯片下單,加上華為海思第三季先進制程投片量再創歷史新高,臺積電下半年的7納米產能全線滿載,16/12納米產能亦供不應求。中美貿易摩擦壓抑上半年終端需求,半導體生產鏈進入庫存調整,臺積電先進制程產能利用率低迷,雖然新臺幣兌美元匯率5月后趨貶,但上半年合并營收仍較去年同期下滑4.5%達4,597.03億元。市場原本預期臺積電下半年可能旺季不旺,但設備業者透露,臺積電6月中旬至7月上旬這段時間,已與所有客戶敲定下半年訂單,其中最令市場驚訝之處,在于
      發表于 2019-07-15
      臺積電7納米產能被搶光

      小廣播

      About Us 關于我們 客戶服務 聯系方式 器件索引 網站地圖 最新更新 手機版

      站點相關: 市場動態 半導體生產 材料技術 封裝測試 工藝設備 光伏產業 平板顯示 電子設計 電子制造 視頻教程

      北京市海淀區知春路23號集成電路設計園量子銀座1305 電話:(010)82350740 郵編:100191

      電子工程世界版權所有 京ICP證060456號 京ICP備10001474號 電信業務審批[2006]字第258號函 京公海網安備110108001534 Copyright ? 2005-2019 EEWORLD.com.cn, Inc. All rights reserved
      色悠悠综合网,色悠悠,色悠悠综合,色悠悠影院